


Formale Systeme

Prof. P.H. Schmitt

Fakultät für Informatik
Universität Karlsruhe (TH)

Winter 2007/2008



Anwendungen der Aussagenlogik

① Beschreibung von Schaltkreisen




Anwendungen der Aussagenlogik


- ① Beschreibung von Schaltkreisen
- ② Wissensrepräsentation



Schaltkreis für einen parity checker




Schaltkreis für einen parity checker



Quelle: M. J. C. Gordon in
*HOL: A Proof Generating
System for Higher-Order Logic.*



Schaltkreis für einen parity checker




Quelle: M. J. C. Gordon in
*HOL: A Proof Generating
System for Higher-Order Logic.*

In reg_2 wird „1“ gespeichert,

falls in der Folge der über in
bisher empfangenen Eingaben
eine gerade Anzahl von Einsen
enthalten war,



Schaltkreis für einen parity checker



Quelle: M. J. C. Gordon in
HOL: A Proof Generating System for Higher-Order Logic.

In *reg2* wird „1“ gespeichert,


falls in der Folge der über *in* bisher empfangenen Eingaben eine gerade Anzahl von Einsen enthalten war,

sonst „0“.



Schaltkreis für einen parity checker

Erklärung




- *one* ist ein Modul der konstant den Wert „1“ liefert.



Schaltkreis für einen parity checker

Erklärung




- *one* ist ein Modul der konstant den Wert „1“ liefert.
- *reg₁* wird nur benötigt um auch bei der Eingabefolge der Länge 0 den korrekten Wert „1“ in *reg₂* zu erzeugen.



Schaltkreis für einen parity checker

Erklärung




- *one* ist ein Modul der konstant den Wert „1“ liefert.
- *reg₁* wird nur benötigt um auch bei der Eingabefolge der Länge 0 den korrekten Wert „1“ in *reg₂* zu erzeugen.
- Die beiden Register *reg₀* und *reg₁* haben den Initialwert 0.



Aussagenlogische Beschreibung

zu einem festen Zeitpunkt t



$$out \leftrightarrow mux_2.out$$

$$mux_2.out \leftrightarrow (reg_1.out \wedge mux_1.out) \vee (\neg reg_1.out \wedge one.out)$$

$$one.out \leftrightarrow 1$$

$$mux_1.out \leftrightarrow (in \wedge inv.out) \vee (\neg in \wedge reg_2.out)$$

$$inv.out \leftrightarrow \neg reg_2.out$$



Schaltkreisbeschreibung

$reg_1 = reg_2$ zum Zeitpunkt t

out	$\leftrightarrow$	$mux_2.out$
$mux_2.out$	$\leftrightarrow$	$mux_1.out$
$mux_1.out$	$\leftrightarrow$	$(in \wedge inv.out) \vee \neg in$
$inv.out$	$\leftrightarrow$	0



Schaltkreisbeschreibung

$reg_1 = reg_2$ zum Zeitpunkt t

$out \leftrightarrow mux_2.out$

$mux_2.out \leftrightarrow mux_1.out$

$mux_1.out \leftrightarrow (in \wedge inv.out) \vee \neg in$

$inv.out \leftrightarrow 0$

und weiter:

$out \leftrightarrow mux_2.out$

$mux_2.out \leftrightarrow mux_1.out$

$mux_1.out \leftrightarrow \neg in$



Schaltkreisbeschreibung

$reg_1 = reg_2$ zum Zeitpunkt t

$$\begin{aligned} out &\leftrightarrow mux_2.out \\ mux_2.out &\leftrightarrow mux_1.out \\ mux_1.out &\leftrightarrow (in \wedge inv.out) \vee \neg in \\ inv.out &\leftrightarrow 0 \end{aligned}$$

und weiter:

$$\begin{aligned} out &\leftrightarrow mux_2.out \\ mux_2.out &\leftrightarrow mux_1.out \\ mux_1.out &\leftrightarrow \neg in \end{aligned}$$

i.e.

$$out \leftrightarrow \neg in$$



Schaltkreisbeschreibung

$reg_1 = reg_2$ zum Zeitpunkt t

$$out \leftrightarrow mux_2.out$$

$$mux_2.out \leftrightarrow mux_1.out$$

$$mux_1.out \leftrightarrow (in \wedge inv.out) \vee \neg in$$

$$inv.out \leftrightarrow 0$$

und weiter:

$$out \leftrightarrow mux_2.out$$

$$mux_2.out \leftrightarrow mux_1.out$$

$$mux_1.out \leftrightarrow \neg in$$

i.e.

$$out \leftrightarrow \neg in$$

Ist $in = 1$, dann wechselt zum Zeitpunkt $t + 1$ der Wert von reg_2 zu „0“.



Schaltkreisbeschreibung

$reg_1 = reg_2$ zum Zeitpunkt t

$out \leftrightarrow mux_2.out$

$mux_2.out \leftrightarrow mux_1.out$

$mux_1.out \leftrightarrow (in \wedge inv.out) \vee \neg in$

$inv.out \leftrightarrow 0$

und weiter:

$out \leftrightarrow mux_2.out$

$mux_2.out \leftrightarrow mux_1.out$

$mux_1.out \leftrightarrow \neg in$

i.e.

$out \leftrightarrow \neg in$

Ist $in = 1$, dann wechselt zum Zeitpunkt $t + 1$ der Wert von reg_2 zu „0“.

Ist $in = 0$, dann bleibt der Wert von reg_2 zum Zeitpunkt $t + 1$ unverändert.



Schaltkreisbeschreibung

$reg_1 \neq reg_2$ zum Zeitpunkt t

out	$\leftrightarrow$	$mux_2.out$
$mux_2.out$	$\leftrightarrow$	$mux_1.out$
$mux_1.out$	$\leftrightarrow$	$in \wedge inv.out$
$inv.out$	$\leftrightarrow$	1



Schaltkreisbeschreibung

$reg_1 \neq reg_2$ zum Zeitpunkt t

$$\begin{aligned} out &\leftrightarrow mux_2.out \\ mux_2.out &\leftrightarrow mux_1.out \\ mux_1.out &\leftrightarrow in \wedge inv.out \\ inv.out &\leftrightarrow 1 \end{aligned}$$

und weiter zu:

$$out \leftrightarrow in$$



Aus: Lewis Carrol. *Symbolic Logic*. Dover Publ. 1958

The Lion and the Unicorn

When Alice entered the forest of forgetfulness, she did not forget everything, only certain things. She often forgot her name, and the most likely thing for her to forget was the day of the week. Now, the lion and the unicorn were frequent visitors to this forest. These two are strange creatures. The lion lies on Mondays, Tuesdays and Wednesdays and tells the truth on the other days of the week. The unicorn, on the other hand, lies on Thursdays, Fridays and Saturdays, but tells the thruth on all the other days of the week.

One day Alice met the lion and the unicorn resting under a tree. They made the following statements:

lion : Yesterday was one of my lying days.

unicorn: Yesterday was one of my lying days.

From these statements, Alice, who was a bright girl, was able to deduce the day of the week. What was it?



Vokabular

Wir benutzen die folgenden Aussagenvariablen:

Mo, Di, Mi, Do, Fr, Sa, So

GMo, GDi, GMi, GDo, GFr, GSa, GSo

LW

EW

mit der intendierten Bedeutung

<i>X</i>	ist wahr, gdw	heute Xtag ist
<i>GX</i>	ist wahr, gdw	gestern Xtag war
<i>LW</i>	ist wahr, gdw	der Löwe die Wahrheit sagt.
<i>EW</i>	ist wahr, gdw	das Einhorn die Wahrheit sagt.



Aussagenlogische Formulierung

$$Mo \leftrightarrow \neg(Di \vee Mi \vee Do \vee Fr \vee Sa \vee So)$$

$$Di \leftrightarrow \neg(Mo \vee Mi \vee Do \vee Fr \vee Sa \vee So)$$

$$Mi \leftrightarrow \neg(Mo \vee Di \vee Do \vee Fr \vee Sa \vee So)$$

$$Do \leftrightarrow \neg(Mo \vee Di \vee Mi \vee Fr \vee Sa \vee So)$$

$$Fr \leftrightarrow \neg(Mo \vee Di \vee Mi \vee Do \vee Sa \vee So)$$

$$Sa \leftrightarrow \neg(Mo \vee Di \vee Mi \vee Do \vee Fr \vee So)$$

$$So \leftrightarrow \neg(Mo \vee Di \vee Mi \vee Do \vee Fr \vee Sa)$$

$$GMo \leftrightarrow Di$$

$$GDi \leftrightarrow Mi$$

$$GMi \leftrightarrow Do$$

$$GDo \leftrightarrow Fr$$

$$GFr \leftrightarrow Sa$$

$$GSa \leftrightarrow So$$

$$GSo \leftrightarrow Mo$$

$$\neg LW \leftrightarrow Mo \vee Di \vee Mi$$

$$\neg EW \leftrightarrow Do \vee Fr \vee Sa$$

$$LW \rightarrow GMo \vee GDi \vee GMi$$

$$EW \rightarrow GDo \vee GFr \vee GSa$$



Lösung

Die Lösung ist „Donnerstag“.

